7217+fpga时间同步测距信号的设计verilog(300元)
- 模板:¥300.00
- 成品编号:rpy7217
- 使用技术:FPGA
- 数据库:无
- 最后更新:2018-11-16 10:09
注意:QQ1764030875,qq1834660615为本网站唯一成品的账号,其他均为盗版
计算机毕业设计源码网:我们提供的源码通过邮箱或者QQ传送,如果有啥问题直接联系客服
素材描述:本套fpga设计包含程序,原理图,演示视频
本套设计要实现的功能如下:
为了实现星地时间同步,需要实现卫星到接收设备之间的距离测量值。基于FPGA设计测距信号,首先利用伪码对所要播发的数据进行扩频调制,再将伪码与数据相乘后的异或码通过 BPSK 调制在载波上发送出去,形成测距信号。
标签
全部评论 / 0